摩尔定律既已失效，我们该用什么要领权衡半导体前进？
|
在三者傍边，DL应该是各人最认识的一种，由于自第一批集成电路呈现以来，人们一向在计较芯片上的晶体管数目。固然听起来简朴，但究竟并非云云。处理赏罚器上差异范例的电路在密度方面一向有所不同，而这很洪流平上是受到装备互连机制的影响。逻辑芯片中最麋集的部门凡是是组成处理赏罚器调解缓存的SRAM存储器，数据被存储于个中以供快速一再见见。这些调解缓存以六晶体管单位的大型阵列情势存在，依附着明晰的法则性而可以举办细密封装。在这项指标傍边，迄今为止陈诉的DL最大值应该是台积电以5纳米制程工艺制造的135 MB SRAM阵列，其每平方毫米封装有2.86亿个晶体管。假如行使LMC定名法，那么该芯片应被称为286M。 在另一方面同，逻辑块要比嵌入个中的SRAM更为伟大、更不同一且密度更低。因此，仅权限SRAM判定技能程度也许不足公正。2017年，时任英特尔公司高级研究员的Mark Bohr提出了一种行使其他常见逻辑单位的密度加权计较公式。该公式着眼于简朴且广泛存在的双输入、四晶体管与非门布局，外加一套同样常见但更为伟大的电路（即扫描触发器）中的单元面积晶体管数。在典范计划中，公式会按照个中的小栅极、大单位比例对各项元素举办加权，借此计较出每平方毫米中的晶体管数目。Bohr其时提到，SRAM的麋集很是大，应该被分别为“论外”产品。 AMD公司高级研究员Kevin Gillespie指出，AMD公司在内部就曾行使过相同的权衡指标。他暗示，任何不思量装备毗连方法的机能指标都不行能足够精确。 现实上，按照ARM公司Cline的说法，ARM方面放弃了行使单一指标的设法，转而思量从完备的处理赏罚器计划方案中提取电路成果块的密度。他暗示，“我以为面临多种多样的硬件应用，不行能存在一种合用于全部方案的逻辑密度指标，”由于差异范例的芯片与体系间存在着庞大的差别。他指出，差异范例的处理赏罚器（CPU、GPU、神经收集处理赏罚器、数字信号处理赏罚器等）有着完全差异的逻辑与SRAM比率。 最后，LMC的提倡者们并没有指定特定的DL丈量要领，而抉择将其留给业界接头。 DM的丈量则相对简朴。今朝，主存储器凡是是指DRAM，由于其价值低廉、耐用性高并且读写速率相对较快。 DRAM单位由单一晶体管组成，该晶体管认真节制指向将比特存储为电荷的电容器的会见操纵。因为电荷会随时刻推移而走漏，因此必需按期革新各单位。今朝的电容器成立在硅片上方的互连层中，因此密度不只受到晶体管尺寸的影响，同时也受到互连几许外形的影响。LMC团体在已颁发的论文中找到的最高DM值出自三星之手。三星公司于2018年具体先容了其最新DRAM技能，密度可达每平方毫米200 M（2亿）个单位。 但DRAM不行能持久攻克主存储器的宝座。当今，磁阻RAM、铁电RAM、电阻式RAM以及相变RAM等更换性存储技能已经投入贸易出产，个中一些被嵌入处理赏罚器本体，也有一些作为独立芯片存在。 更重要的是，在主存储器与逻辑之间提供富裕毗连，已经组成当今计较体系的一大首要瓶颈。DC所存眷的处理赏罚器与内存间互连机能，以往首要由封装技能（而非芯片制造技能）所抉择。与逻辑密度及存储器密度对比，DC在已往几十年的成长中一向没能获得出格明显的改进。取而代之的是，跟着新型封装技能的呈现与改造，DC也示意出同步的跳跃式成长。以已往十年为例，单芯片单片体系（SoC）开始让位给在硅中介层上细密团结的大量小芯片（即所谓2.5D体系）可能以3D情势堆叠分列的小芯片。今朝台积电集成芯片体系回收的3D芯片堆叠技能在DC方面示意最强，每平方毫米可容纳12000条互连。 可是，DC不必然必要把逻辑接入独立的存储芯片。在某些体系中，主存储器回收全嵌入式计划。以Cerebras Systems的呆板进修大型芯片为例，个中行使的就是嵌入至单一大型芯片逻辑焦点四面的SRAM。 LMC提倡者们提出，假如将这示意最抢眼的三项参数同一到统一套体系中，那么DL、DM及DC可以暗示为260M、200M、12K。 英特尔公司CTO Michael Mayberry以为，用一个数字描写半导体节点先辈性的期间早就已经竣事了。而他在原则上也更支持那些更具体系全面权衡手段的指标计划。他暗示，“纵然不美满，我们如故应该全力告竣共鸣，找到一种比当前制程节点更精确的半导体成长描写方法。” 他但愿LMC可以或许进一步扩展自身涵盖范畴，包罗指定要丈量的内容与详细方法。譬喻，在DM值方面，Mayberry暗示其应该特指与处理赏罚器处于统一芯片封装之内的存储器。他增补道，对付“主存储器”的详细归类方法也许也必要作出调解。将来，处理赏罚器与数据存储装备之间也许存在多层存储。譬喻，英特尔与美光联手打造的3D XPoint存储器就是一种非易失性体系，其定位介于DRAM与存储之间。 另外，基于密度的指标（譬喻LMC）与基于光刻的指标（譬喻GMT）均与代工场及存储芯片制造商的客户们相关不大。AMD公司的Gillespie暗示，“密度很重要，但机能、成果以及本钱同样重要。”Mayberry也增补道，每种芯片计划都必要在这四项身分之间做出衡量，因此“没有哪个单一数字可以或许精确反应也节点的机能程度。” 环球第三大DRAM制造商美光科技高级研究员兼副总裁Gurtej Singh Sandhu指出，“今朝，内存与存储层面最重要的指标如故是每比特本钱。此虽然，其他一些与市场应用细密相干的机能身分也很是重要。” 也有一派概念以为，今朝并不必要提出新的指标。GlobalFoundries公司工程技能与质量高级副总裁Gregg Bartlett暗示，这些法子“现实上只在以尺寸缩小为主导的场景下才合用。”该公司于2018年抉择放弃对7纳米制程工艺的追求。这个级别上的客户与应用数目有限，与半导体行业的总体偏向相关也不大。今朝，只有英特尔、三星以及台积电在继承追求CMOS逻辑节点的制程打破，但环球半导体制造收入中的大部门比例都与此毫无相关。 Bartlett则以为，CMOS逻辑与专用技能（譬喻嵌入式非易失性存储器与毫米波无线电）的集成将抉择半导体行业的将来，对比之下尺寸缩小就显自得义有限了。 （编辑：湖南网） 【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容! |
