台积电3nm工艺打算每平方毫米集成2.5亿晶体管 2022年大局限量产

在5nm工艺量产之后，台积电工艺研发的重点就将是3nm和更先辈的工艺。对付3nm工艺，外媒的报道表现，台积电是打算每平方毫米集成2.5亿个晶体管。

台积电在3nm工艺方面已研发多年，多年前就在开始筹办量产事件。台积电首创人张忠谋在2017年的10月份，也就是在他退休前8个月的一次采访中，曾谈到3nm工场，其时他透露回收3nm工艺的芯片制造工场打算在2022年建成，守旧预计建成时也许会耗费150亿美元，最终也许会到达200亿美元。

而在客岁10月份的报道中，外媒暗示台积电出产3nm芯片的工场已经开始建树，工场占地50到80公顷，估量耗费195亿美元。

在4月16日的一季度财报说明师电话集会会议上，台积电副董事长兼CEO魏哲家也曾谈到3nm工艺，他暗示3nm工艺的研发正在按打算推进，打算2021年风险试产，他们的方针是在2022年下半年大局限量产。

魏哲家在会上还透露，3nm是他们在5nm之后在芯片工艺上的一个完备的技能超过，同第一代的5nm工艺(N5)对比，第一代的3nm工艺(N3)的晶体管密度将晋升约70%，速率晋升10%到15%，芯片的机能晋升25%到30%，3nm工艺将进一步夯实他们将来在芯片工艺方面的率领职位。

（编辑：湖南网）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!