复旦课题组发现单晶体管逻辑布局新道理,集成电路将刷新
发布时间:2019-05-29 19:49:06 所属栏目:移动互联 来源:姜澎 肖暖暖
导读:跟着晶体管不绝缩小特性尺寸,集成电路的机能得以一连晋升。然而在超小器件尺寸下,硅原料的物理极限导致了功耗的大幅晋升,难以进一步一连减小晶体管的特性尺寸 通过引入层状半导体,并依据其特征计划新型层状晶体管布局,发明可以通过单个晶体管实现逻辑
据周鹏先容,团队对该事变的研究乐趣源自于今朝国度成长对集成电路的重大需求,以及学界业界对延展摩尔定律(英特尔连系首创人戈登·摩尔曾提出集成电路上可容纳的元器件的数目每隔 18 至 24 个月就会增进一倍,机能也将晋升一倍)、低落集成电路本钱的实行。单晶体管逻辑布局假如得以继承推进、应用于局限化出产,将敦促集成电路往更轻、更快、更小、功耗更低的偏向成长,促进集成电路财富的成长。“到当时,人们行使的手机、电脑等装备也许将更精练、待机时刻更长。”周鹏异常看好这一研究成就的成长远景,他暗示,团队将来将切磋怎样进一步打破冯诺依曼架构的限定。 复旦大学专用集成电路与体系国度重点尝试室是研究事变的独一单元。复旦大学微电子学院博士生刘春森及指导西席周鹏传授为配合第一作者,复旦大学微电子学院传授张卫和周鹏为通信作者。研究事变获得国度天然科学基金委优越青年项目和“集成电路3-5 纳米节点器件基本题目研究”应急打点项目扶助。 【编辑保举】
点赞 0 (编辑:湖南网) 【声明】本站内容均来自网络,其相关言论仅代表作者个人观点,不代表本站立场。若无意侵犯到您的权利,请及时与联系站长删除相关内容! |