新思科技推出全新64位ARC处理赏罚器IP
|
-为高端嵌入式应用带来高达三倍的机能晋升
-基于全新32/64位ARCv3指令集架构的DesignWare ARC HS6x处理赏罚器扩展了可寻址存储器，最高可扩展至12核
加州山景城2020年5月26日 /美通社/ -- 择要：
新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）本日公布推出头向高机能嵌入式应用的全新DesignWare ARC HS5x和HS6x处理赏罚器IP系列。32位ARC HS5x和64位HS6x处理赏罚器有单核和多核版本，回收一种新的超标量ARCv3指令集架构(ISA)，在典范前提下，可在16纳米工艺技能中实现高达8750 DMIPS的单核机能，是今朝机能最高的ARC处理赏罚器。 新款ARC HS处理赏罚器的多核版本包罗一个创新的互连布局，可毗连多达12个焦点，支持多达16个硬件加快器的接口，同时保持焦点之间的同等性。这些处理赏罚器可设置用于及时运行，或设置支持对称多处理赏罚(SMP) Linux和其他高端操纵体系的高级内存打点单位(MMU)。为了加快软件开拓，ARC HS5x和HS6x处理赏罚器由ARC MetaWare开拓器材套件提供支持，可天生高效代码。新款ARC HS处理赏罚器可满意各类高端嵌入式应用的功耗、机能和面积要求，包罗固态硬盘(SSD)、汽车节制和信息娱乐、无线基带、无线节制和家庭收集。 忆芯科技首席科学家Bruce Cheng暗示：“高端嵌入式应用的计划职员在一连的压力下，必要在有限的功耗和面积预算内增进内存空间，同时实现更高的机能。新思科技新推出的32位ARC HS5x和64位HS6x处理赏罚器的多核成果，使我们可以或许将功耗与机能服从晋升至全新程度，这是今朝市场上的其他处理赏罚器无法提供的。” The Linley Group高级说明师Mike Demler暗示：“收集、存储和无线装备等高端嵌入式体系变得越来越伟大，必要在不影响能效的条件下加强处理赏罚器成果和机能。新思科技新推出的ARC HS5x和HS6x CPU不只可以满意这些需求，也提供了支持将来嵌入式体系所需的可设置性和可扩展性。” ARC HS5x和ARC HS6x处理赏罚器基于新的ARCv3 ISA，支持各类32位和64位指令。这些处理赏罚用具有高速10级、双发射流水线，在功耗和面积有限的环境下进步了成果单位的操作率。HS5x处理赏罚器的32位流水线可以执行全部ARCv3 32位指令，而HS6x处理赏罚器的64位流水线和寄存器文件可以执行32位和64位指令。另外，ARC HS6x支持64位假造地点空间和52位物理地点空间，可以直接寻址当前和将来的大内存，并支持128位加载和存储，以实现高效的数据移动。ARC HS5x和HS6x处理赏罚器的多核版本都包罗先辈的高带宽处理赏罚器内部互连，通过异步时钟和高达800 GB/s的内部聚合带宽来简化开拓和时序收敛。为了进一步简化多核设置中的物理计划和时序收敛，每个核位于本身的功率域中，而且与其他核具有异步时钟相关。新的128位矢量浮点单位支持F16、F32和F64操纵，具有2个周期的累积耽误。跟全部ARC处理赏罚器一样，HS5x和HS6x处理赏罚器都高度可设置，并回收ARC Processor EXtension (APEX)技能，支持自界说指令，可满意每个方针应用的奇异机能、功耗和面积要求。 HS5x和HS6x处理赏罚器由新思科技的ARC MetaWare开拓器材套件提供支持，个中包罗一个针对处理赏罚器超标量架构举办优化的高级C/C++编译器，一个用于调试和说明代码的多核调试器，以及一个用于硬件前软件开拓的快速指令集模仿器(ISS)。周期准确的模仿器可用于计划优化和验证。处理赏罚器的开源软件支持包罗Zephyr及时操纵体系、优化的Linux内核、GNU编译器荟萃(GCC)、GNU调试器(GDB)和相干的GNU编程适用措施（二进制器材）。第三方相助搭档提供了其他硬件和软件器材，使开拓职员可以或许机动地为其计划项目选择最好和最认识的器材。 新思科技IP营销与计谋高级副总裁John Koeter暗示：“固态硬盘、无线节制和家庭收集等嵌入式应用正变得越来越伟大，必要在有限的功耗和面积预算内明显进步机能。跟着全新ARCv3 ISA的宣布以及ARC HS5x和HS6x处理赏罚器的推出，计划职员可以满意当今和将来嵌入式计划日益增添的机能需求。” 上市和资源 DesignWare ARC HS5x和HS6x处理赏罚器定于2020年第三季度上市。新款处理赏罚器将包罗ARC HS56、HS57D、HS58、HS66、HS68和各自的多核版本（HS56MP、HS57DMP、HS58MP、HS66MP、HS68MP）。 DesignWare IP核简介 新思科技是面向芯片计划提供高质量的经芯片验证的IP核办理方案的领先供给商。DesignWare IP核组合包罗逻辑库、嵌入式存储器、嵌入式测试、模仿IP、有线和无线接口IP、安详IP、嵌入式处理赏罚器和子体系。为了加快原型计划、软件开拓以及将IP整合进芯片，新思科技IP Accelerated打算提供IP原型计划套件、IP软件开拓套件和IP子体系。新思科技对IP核质量的普及投资、全面的技能支持以及强盛的IP开拓要领使计划职员可以或许低落整合风险，并加速上市时刻。垂询DesignWare IP核详情，请会见https://www.synopsys.com/designware。 新思科技简介 新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）是浩瀚创新型公司的 Silicon to Software（“芯片到软件”）相助搭档，这些公司致力于开拓我们一般所依靠的电子产物和软件应用。作为环球第15大软件公司，新思科技恒久以来一向是电子计划自动化(EDA)和半导体IP规模的环球率领者，而且在软件安详和质量办理方案方面也施展着越来越大的率领浸染。无论您是建设高级半导体的片上体系(SoC)计划职员，照旧编写必要最高安详性和质量的应用措施的软件开拓职员，新思科技都可以或许提供您所必要的办理方案，辅佐您推出创新性的、高质量的、安详的产物。有关更多信息，请会见www.synopsys.com。 编辑接洽人： Camille Xu 新思科技 电邮：wexu@synopsys.com Kelly James 新思科技 电邮：kellyj@synopsys.com （编辑：湖南网） 【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容! |
