5G基本办法和对端到端可编程性的需求
|
图5表现了与图4所示相同的架构，可是行使了基于体系级封装芯片(chiplet)的要领举办了从头设置。 在这种环境下，一个回收了更高带宽、更低耽误和更低功耗的接口将CPU SoC片芯晶粒与帮助硬件加快chiplet芯片毗连起来。 支持前传毗连到射频单位的FPGA器件在该示例中可以但并不是封装集成在个中的;但现实上，假若有足够的资源，它可所以与硬件加快chiplet芯片沟通的chiplet器件。 图5：基于Chiplet的要领可实现更高的集成度 用于封装集成的两种首要技能是行使硅中介层或有机基板，以及某种情势的超短间隔(USR)收发器。 4. 完全集成的5G实现方法 最后，图6展示了本文思量的最终、最高集成度的基带架构。该要领包罗与先前沟通的处理赏罚元件，具有沟通的成果，但嵌入式FPGA(eFPGA)集成在了芯片内。 图6：回收单片集成的、应用于5G基带的异构多核体系级芯片 这种细麋集成的单片集成要领具有很多利益。与基于chiplet的要领对比，该接口具有更高的带宽、更低的耽误和更低的每比特能耗。另外，资源组合可以按照所思量的特定应用举办定制，因此停止了不必要的接口、存储器和焦点逻辑单位。这样可以实现以上所思量的三种架构中最低单元本钱。 如前所述，此刻的首要方针是提供更快的上市时刻、更高机动性和将来可用性。之以是能加速了上市时刻，是由于SoC可以提前流片，由于可以针对eFPGA举办后期修改(譬喻5G尺度中Polar码的呈现)而不是完成即牢靠的ASIC。来自新算法可能未估量算法(譬喻新的加密尺度)的机动性可以通过嵌入式可编程逻辑而不是软件或外部FPGA来办理。最后，将来可用性可以延迟SoC的生命周期，由于诸如URLLC和mMTC等新尺度等大批量新兴需求可以通过现有产物办理，而不必要举办新的开拓。 总结 CPU和可编程加快(嵌入式或独立FPGA)的细密耦合，使开拓职员可以或许去建设可以一个应用于多个差异市场的平台产物。 这增进了特定产物的市场合用性并进步了开拓投资回报。 这乃至可以在流片后再对市场举办定位(或从头定位)，即最大化的可编程性所提供的内涵机动性可支持相等大的创新空间。 或者从5G的角度来看更为重要的是，高度可编程的办理方案可以加速产物上市速率。譬喻，在尺度最终确定之前，不再必要推迟SoC的流片时刻，后续改变的需求可以在软件或可编程硬件中实现。这对付早期5G陈设所面对并在不绝增进的压力，以及应对新尺度的不绝涌现，这是一个突出上风。 【编辑保举】
点赞 0 （编辑：湖南网） 【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容! |
